SyPrimeType 7.1——我如何使SyPrimate推断出HDL代码中的三态(三态)缓冲区?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

SyPrimeType 7.1——我如何使SyPrimate推断出HDL代码中的三态(三态)缓冲区?

描述

关键词:SypRIST,3,三,三,状态,缓冲器,BuFT,BUFE

紧迫性:标准

一般描述:
当我使用以下(或类似的东西):

VHDL:
DUNT & lt;= DIN当启用=“1”,否则“Z”;
DUT<= DIN当启用=“0”,否则“Z”;

Verilog:
指定DOUT =启用?DN1:1’BZ;
指定DOUT =启用?1’BZ:DIN 2;

SyPrimig.x 7将使用LUTS而不是三态缓冲器。

解决方案

由于仿真不匹配和来自三态缓冲器的较差的性能,SypPrime3自动将MUX转换为门,而不管是否已经指定了3态的使用。

在SypPrimes 7.1中引入的开关允许您推断三态缓冲器而不是使用LUTs:

1。选择“选项”。
2。选择“VHDL编译器”或“Verilog编译器”。
三。选择“VHDL”或“Verilog”选项卡。
4。取消选择“推动三态跨越进程/块边界”。

请登录后发表评论

    没有回复内容