描述
一般描述：
当我用XST综合VHDL设计时，出现以下错误：
“错误：HDL分析器：1202和lt；文件& gt；vHD线XX。重新声明符号& lt；
解决方案
层次结构、基元或黑箱的每个较低级别实例的名称必须是唯一的。重复实例名称会导致此错误。
若要避免此错误，请在设计中为每个实例化实例指定唯一名称。
XST不允许实例化的实例名匹配组件本身的名称。例如，下面的实例化标记了一个错误：
下部：下图（A，B，C）；
将实例名称更改为唯一名称，例如：
下位端口映射（A，B，C）；
一般描述：
当我用XST综合VHDL设计时，出现以下错误：
“错误：HDL分析器：1202和lt；文件& gt；vHD线XX。重新声明符号& lt；
层次结构、基元或黑箱的每个较低级别实例的名称必须是唯一的。重复实例名称会导致此错误。
若要避免此错误，请在设计中为每个实例化实例指定唯一名称。
XST不允许实例化的实例名匹配组件本身的名称。例如，下面的实例化标记了一个错误：
下部：下图（A，B，C）；
将实例名称更改为唯一名称，例如：
下位端口映射（A，B，C）；
没有回复内容