4.2i核心生成器-仿真错误：“/Test/SIDYV2/BEH/InEnBulkRe.v（179）：实例化‘GLBL’失败（设计单元未找到）……”

描述

关键词：COREGEN，核心，ModelSim，技术，仿真器，Verilog，行为，仿真，GLBL，V，GLBL，MTI

紧迫性：标准

一般描述
当我用核心模块仿真设计时，一个错误报告说“GLBL”的实例化失败，并且没有找到模块。

例如，MulimSimulink仿真器发出以下错误：

“错误”：/HOME/MICHI/CORGENE/Test/SIDYV2/BEH/InEnBLKL.R.V（179）：“GLBL”的实例化失败（设计单元未找到）。
γ区域：/Test/Uut/U1In
搜索库：
α/组/TeXSUP/DATC/MTI/5.5DY4.2IIEIP2.18/XILIXXCORIELBIVER
α/组/TeXSUP/DATC/MTI/5.5DY4.2IIEP2.18/UNISIMSIFER
“工作”

解决方案

对于某些核心，例如：

MAC V2G0
DDC V1 0 0
SID V2Y0（交织器/去交织器）

核心生成器将生成具有全球信号（例如GSR和GTS）的Verilog行为模型（& LT；CoeLeNo.G.V）。这些信号被定义在“GLBL.V”文件中，文件位于Xilinx/Verilog／SRC/中。

有必要用其他设计文件编译该模块，并将其加载到“TopPurv.V”文件或“TestStudio.V”文件中进行仿真。