4.2i ViTEX-E PAR-时钟网络路由的信号有“UsLoWixW线”约束应用于它们是不一致的-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.2i ViTEX-E PAR-时钟网络路由的信号有“UsLoWixW线”约束应用于它们是不一致的

描述

关键词:主干,低歪斜,用户线,路由

紧迫性:标准

一般描述:
具有“UsLoSkWrWin”约束的信号不会按照预期路由。

在某些情况下,该问题与更多的信号被分配给一个用户线约束而不是可用的骨干资源的数量有关。在另一种情况下,时钟信号不正确地使用多个骨干资源。

解决方案

这个问题在最新的4.2i服务包中是固定的:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是4.2i服务包2。

新的路由器改进包括新的时钟路由模板和以下新的路由优先级:

1。如果在VelTEX/E的时钟网络上使用UsLoSkWrW线,则不管发生的延迟如何,都将使用骨干。

2。使用UsLoSkyWrWin约束的信号将每信号路由一个主干资源。

三。如果有更多的信号具有比可用的骨干资源约束,则对于不使用骨干资源的一些将使用低歪斜模板。

4。如果有时钟信号,没有一个用户线约束和骨干资源可用,尽可能多的将升级到使用骨干资源。

5。如果没有时钟信号,并且没有可用的骨干资源,则信号将使用适合于网络形状的低歪斜模板来路由。

虽然新的路由模板和优先级不期望对路由成功的设计造成任何问题,但可以通过设置以下环境变量来恢复先前的4.2ISP1行为:

工作站:
StEnV XILL RouTeTyDoOutoSeloCalC锁定模式1

个人计算机:
设置xILLouTeTyDoOtUsLeCalCalCopyType=1

(注:此应答记录仅适用于ViTeX、ViTeX-E和Sptri II架构。这些变化对ViTEX II时钟路由没有影响。

请登录后发表评论

    没有回复内容