4.2i VIETEX II PAR无人驾驶逻辑0 / 1信号在设计中使用部分重构来生成-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.2i VIETEX II PAR无人驾驶逻辑0 / 1信号在设计中使用部分重构来生成

描述

关键词:VCC,压水堆,无驱动,驱动

紧迫性:标准

一般描述:
在部分重配置装配模式期间,VCC信号只剩下一个负载而没有驱动器。PAR不能清理这个网络,因此,当BitGen运行时,会产生DRC错误。

解决方案

这个问题固定在最新的4.2i服务包中,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是4.2i服务包2。

请登录后发表评论

    没有回复内容