11.1时序分析仪/NGDNNO-DDR时钟在时序仿真中的输出时间与时序分析仪不匹配-Xilinx-AMD社区-FPGA CPLD-ChipDebug

11.1时序分析仪/NGDNNO-DDR时钟在时序仿真中的输出时间与时序分析仪不匹配

描述

时序仿真中的DDR时钟输出时间与时序分析器/跟踪中的DDR时钟不匹配。当使用DDR输出触发器时,时序报告和时序仿真之间大约有400 ps的差异。

哪一个数字正确?我怎么解决这个问题?

解决方案

时序分析器和跟踪静态时序分析工具报告的时间是正确的。

请登录后发表评论

    没有回复内容