ViTEX，ViTEX-E，ViTEX II -是否应该为SelectMAP readback监测繁忙信号？

描述

对于ViTEX、ViTEX-E和ViTEX-II SCORTEMPMAP读回，即使在读取期间的配置时钟（CCLK）频率低于50 MHz时，也必须监测忙信号。未能监视繁忙信号可能导致不正确的数据被读取。

注意：XilinxProgram软件是为了监控这个信号而设计的，所以这不是问题。此解决方案适用于自定义SelectMAP配置解决方案设计。

解决方案

在外部时钟（CCLK）和内部配置时钟（BuSyCLK）之间有一个异步握手，用于SelectMAP。这使得在忙碌的Low之前不可能引用固定数量的CCRK周期。您可以使用以下其中一个来解决这个问题：

-使用逻辑来检测繁忙的PIN状态。

-在尝试读取数据之前等待一段时间。

从StuttMMAP端口接收回读头到读回缓冲器满的时间大约需要十个BUBYLCK周期，此时忙会在下一个CCRK正边上变低。BuSyCLK通常运行在50和70兆赫之间。读取读取头后，在更改写入到读取模式时，将取消CS。因此，如果在再次声明CS之前等待大约1微秒，则在下一个正CLK边缘之后，繁忙应该变低。

注：对于ViTEX II，CSYB相当于CS，RDWRYB等同于写入。