3.1ISP8HDLE—I不能从VHDL代码中创建一个示意符号;“创建宏”选项是灰色的。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1ISP8HDLE—I不能从VHDL代码中创建一个示意符号;“创建宏”选项是灰色的。

描述

关键词:基础,ALDEC,3.1,创建,宏,示意图,VHDL,项目,符号,HDLE

紧迫性:标准。

一般描述:
我已经在基础ALDEC软件工具中创建了一个新的示意图项目。然后在项目中使用“添加源文件”函数在项目管理器窗口中添加一个VHDL源文件。

代码成功地综合了,但是当我试图在我的示意图中创建一个符号来添加模块时,HDL编辑器中的“创建宏”选项变灰了,我不能使用它。

解决方案

若要解决此问题,请将VHDL源文件复制并粘贴到由该工具创建的新项目目录中。然后,重新综合VHDL文件。

请登录后发表评论

    没有回复内容