描述
一般描述:
当用XST综合设计时,在DCM编辑器“Global”选项卡中不会出现对DCM的时钟输入。无法在工具中创建偏移限制,因为它们需要从全局选项卡指定时钟输入焊盘。默认情况下,周期约束不相关,这会导致在时序分析期间忽略任何跨时钟域路径。
解决方案
这个bug只涉及约束编辑器——DCM将在整个实现流程中正常工作。
若要解决此问题,请手动将期限和偏移约束输入到.UF文件中。定时分析由TRCE、时序分析器和PAR将被正确执行。
这个问题将被固定在未来版本的软件中。
使用DLL原语将允许PAD时钟网络出现在全局选项卡中。
使用FPGA Express作为综合工具将允许PAD时钟网络出现在全局选项卡中。
没有回复内容