仿真,DCM-CLKDV输出与CLK0的下降沿对齐,而不是CK0的上升沿。-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容