描述
一般描述:
当我用XST综合Verilog设计时,出现以下错误:
“错误:XST:79模式”和“4B1”在目的库中具有不同的特性。
在上面的错误中,“AND 4B1”是我的模型的名字。
解决方案
当您从Xilinx或用户库中实例化组件时,请确保完全匹配组件名称和引脚。Verilog是区分大小写的,如果实例化中模块名称的情况与模块声明的情况不匹配,则会发生此错误。
在这种情况下,“AND 4B1”与“AND 4B1”不一样。
一般描述:
当我用XST综合Verilog设计时,出现以下错误:
“错误:XST:79模式”和“4B1”在目的库中具有不同的特性。
在上面的错误中,“AND 4B1”是我的模型的名字。
当您从Xilinx或用户库中实例化组件时,请确保完全匹配组件名称和引脚。Verilog是区分大小写的,如果实例化中模块名称的情况与模块声明的情况不匹配,则会发生此错误。
在这种情况下,“AND 4B1”与“AND 4B1”不一样。
没有回复内容