4.2i项目导航器-设计一致性检查-此设计包含不支持的源-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.2i项目导航器-设计一致性检查-此设计包含不支持的源

描述

一般描述:

当在ISE中添加源时,会得到以下弹出警告/错误:

“通过当前器件和流程。您可以查看这些源,但不处理它们。

XXX.EDN

“EXN”

解决方案

这是因为用户试图添加流中不支持的文件。如果它是HDL流,则不能添加网表(EDN、EDF等),反之亦然。

请登录后发表评论

    没有回复内容