SyPrime-同步化将默认LVTTL OBUF从慢转换速率更改为快速转换速率。

描述

一般描述：

当通过同步化综合时序约束设计时，SypP化将默认的OBUF原语更改为更快的版本，以便使设计满足时序。这可能会导致那些不知道更改发生的设计师的董事会问题。

解决方案

若要重写默认行为，请将HDL代码中的“XC*AutoFAST”属性设置为：

VHDL：

：

顶部建筑是

：

属性xc*FASTAuto：布尔函数；

BEH的属性XCI FASTHYAL：体系结构是错误的；

Verilog：

模块顶部（Q，D，ADDR，我们，CLK）/*综合XC*FASTHOLL＝0 */；