在使用“创建测试台波形”过程后,“错误:便携性:90命令行错误:开关”-实体“意外”出现。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

在使用“创建测试台波形”过程后,“错误:便携性:90命令行错误:开关”-实体“意外”出现。

描述

关键词:HDL Bunter,递归,VHDL,创建,波形

紧迫性:标准

一般描述:
从项目导航器,我选择项目-GT;新的源代码和测试平台波形。但是,在我命名新的源并将其与适当的HDL文件关联之后,出现以下错误:

“错误:便携性:90命令行错误:开关‘实体’是意外的。”

解决方案

具有递归实例本身的VHDL实体将导致HDL BeNeChER报告此错误消息。

例如,假设一个VHDL模块递归地实例化自己的“MynNUM”时间,其中“MyInNUM”是实体上的一个通用整数值。最终的结果是长度“MynnUm”的移位寄存器。

HDL Bunter目前无法处理这种类型的HDL结构;要使用具有递归调用的VHDL文件,必须手动创建测试台。

请登录后发表评论

    没有回复内容