7.1i CPLDFIT -“警告:CPLD:1081 -不能分配信号”DOUT’到位置“82=FB3Y12”。没有足够的块输入。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

7.1i CPLDFIT -“警告:CPLD:1081 -不能分配信号”DOUT’到位置“82=FB3Y12”。没有足够的块输入。

描述

一般描述:

在实现CPLD设计时,在拟合失败之前,我收到类似于下面的警告消息:

警告:CPLD:1081 -不能将信号“DOUT”分配给位置“82=FB1314”。没有足够的块输入。

解决方案

由于分配给指定功能块的输出引脚所需的功能块输入的数量超过可用数量,所以无法满足警告消息中的引脚分配。冷却流道II/XPLA3功能块具有40个输入信号的限制。XC9500 XL/XV功能块的极限为54。

在上面的样本警告消息中,输出信号“DOUT”导致拟合失败。可能有其他输出信号分配给同一功能块(在本例中为FB13),并且分配给该功能块的所有输出引脚的总和超过最大限度。信号“DOUT”只是当功能块输入耗尽时,CPLDFIT试图拟合的方程。

你可以用以下方法之一解决这个问题:

-将功能块输入限制增加到40(默认值为38,以允许将来设计修订的灵活性)。

-为警告中指定的输出解锁引脚分配,让fitter尝试重新装配。如果其他输出产生类似警告,则重复。这允许fitter将输出置于具有可用输入的功能块中。

-降低崩溃的输入限制。这限制了可以在每个方程中使用的最大输入数,迫使fitter创建额外的逻辑级。这有利于允许以更快的速度共享和分布逻辑。缺点是它是一个全局选项,影响整个设计。

-减少应用于给定输出的输入数。当选择要移除的输入时,选择在该功能块中不使用任何其他逻辑的输入。否则,将不为该功能块保存额外的输入。

-将MAPT属性应用于警告中指定的输出,并让fitter尝试重新装配。MAPT属性是限制给定方程允许的产品项数的约束。这允许您专门针对导致拟合误差的方程。(UCF示例:NET“DOUT”MAXPT=1;)。如果其他输出产生类似警告,则重复。

此外,参见Xilinx XAPP44):“CPLD配件,技巧和窍门”。

请登录后发表评论

    没有回复内容