LogiLog-FFT -仿真所有固定网表FFT(64, 256, 1024)核产生许多警告-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiLog-FFT -仿真所有固定网表FFT(64, 256, 1024)核产生许多警告

描述

在FFT核心的仿真过程中,报告了下面列出的警告。产生这些警告的核心是固定网表FFT(64, 256,1024PT)。警告是在每个时钟边缘产生的,包括:

警告:算术运算数中有一个u’x’′′′′′′′′,结果是‘x’(es)。

警告:内存危险:写启动在上升时钟边沿没有定义。

警告:未定义的输入ADDRA。将输出DOUTA设置为“X”

解决方案

你可以安全地忽略这些警告。它们被报告是因为FFT是块算法,并且以串行循环引擎的方式实现。因此,数据流不是连续操作,这导致在仿真过程中不断发生的冗余算法。由于FFT的不同部分只需要一定的时间,所以在冗余操作中周期性地存在X。同时,阅读和写作同时也是合法的。此外,由于已知的良好FFT的仿真生成这些警告,您可以一定地安全地忽略这些消息。

请登录后发表评论

    没有回复内容