1.1i ViTEX II映射时序工具可以通过F5MUX标记错误路径-Xilinx-AMD社区-FPGA CPLD-ChipDebug

1.1i ViTEX II映射时序工具可以通过F5MUX标记错误路径

描述

关键字:定时、合并、逻辑损坏、F5MUX

紧迫性:标准

一般描述:
存在一个时序问题,它有时被误认为是一个涉及逻辑破坏的映射问题。当F5MUX被配置为通过选择引脚上的常量的路由时,MAP仍然使用连接到从未选择的F5MUX输入的片资源。定时工具不考虑F5MUX路径不被选择,并且在这些假路径上违反标志定时违反。

你可能会把这些错误的路径误认为是逻辑腐败的证据。如果宽门选项(-k)被开启,这个问题经常会发生,这使得F5MUXS频繁地使用这种配置。

解决方案

这个问题已被固定在最新的61I服务包,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是61i服务包1。

还可以通过使用映射约束来避免映射包,或者通过使用TIG约束来禁用时序工具中的这些路径,从而避免此问题。

请登录后发表评论

    没有回复内容