5.1i时序分析器-未正确分析偏移量约束的BufGMUX选择行-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i时序分析器-未正确分析偏移量约束的BufGMUX选择行

描述

一般描述:

当我在设计中使用BUFGMUX时,对于两个时钟输入,选择行不被分析设置/保持时间。为什么只有在约束详细路径和数据表中的一个时钟上分析该信号的偏移量?

解决方案

在TrCE/时序分析器中,不支持关于两个时钟输入的选择线的分析。然而,选择线将由偏移约束中的一个来分析,具有通常的约束优先级分辨率。最常见的是,PCF文件中的最后一个偏移约束将具有优先级。

解决这一问题的一种可能方法是关闭更高优先级的约束并重新生成时序报告。在时序分析器中重新设计没有较高优先级约束的设计,使用时序约束分析命令,在最后一次分析中取消选中包含选择路径的约束,然后单击“确定”。

请登录后发表评论

    没有回复内容