4.2i ViTEX II PRO,PAR – PAR崩溃在第一个放置通道,并报告算术异常核心转储-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.2i ViTEX II PRO,PAR – PAR崩溃在第一个放置通道,并报告算术异常核心转储

描述

关键字:算术、异常、崩溃、失败、放置、放置

紧迫性:标准

一般描述:
PAR崩溃在第一个放置通道,并报告一个算术异常核心转储。

解决方案

这个问题是固定在5.1i软件,这是目前计划在2002年9月发布。

同时,您可以通过设置以下环境变量来解决问题,该环境变量转换为另一种布局算法。结果的质量应该是可比的,但运行时间会更长。(这个变量只适用于ViTEX II和ViTEX II PRO)。

工作站:
SeleN-XILIL PARIORITY慢1

个人计算机:
设置XILPARPARIONTIONSION慢= 1

请登录后发表评论

    没有回复内容