5.1i核心生成器-为什么当创建COE文件时内存编辑器不能设置最后一个地址?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i核心生成器-为什么当创建COE文件时内存编辑器不能设置最后一个地址?

描述

关键字:地址、内存编辑器、COE、忽略、忽略

紧迫性:标准

一般描述:
当我用核心生成器内存编辑器创建COE文件时,最后一个地址被忽略。例如,在我的8深度文件中,COE只有0到6,而不是我预期的0-7。

解决方案

内存编辑器“配置地址范围的值…”过程是专门的,不包括在内。

假设创建深度8的内存,在内存内容窗口中创建四行。如果单击“地址范围……配置值”按钮,它会报告:

起始地址=0,结束地址=7。
期望COE=“0, 1, 2、3, 4, 5、6, 7”;

当你输入一个值并选择“OK”时,内存内容0到6被设置,但是没有设置最终的内存位置(7)。
实际COE=“0, 1, 2、3, 4, 5、6”;

解决这个问题的当前方法是通过手动编辑内存编辑器输出的COE文件,在内存位置(7)中添加该值来改变上述示例中的内存深度。
编辑的COE =“0, 1, 2,3, 4, 5,6, 7;

这将被固定在5.1i IP更新1中。

请登录后发表评论

    没有回复内容