项目导航器-为什么我不能在项目中的VHDL包文件上执行操作?xilinx_wiki6年前发布10 描述 为什么我不能在我的项目中的VHDL包文件上执行操作,例如语法检查? 解决方案 ProjaveNavigor在设计中使用模块时,解析和检查VHDL包。这是因为VHDL是编译依赖的,VHDL包必须在模块中使用之前编译。 FPGAxilinx赛灵思
没有回复内容