描述
一般描述:
出现以下警告消息:
“警告:XST:1306 -输出& LT;PIN名称& GT;从未被分配。”
解决方案
当您在顶级VHDL设计实体中声明端口时,会报告此警告,但不会受到设计中任何信号的驱动。这可能发生在设计周期的早期阶段,如果尚未分配所有输出。
确保警告信号中提到的信号是不是故意驾驶的信号。此外,确保所有必要的内部信号连接到适当的输出。
一般描述:
出现以下警告消息:
“警告:XST:1306 -输出& LT;PIN名称& GT;从未被分配。”
当您在顶级VHDL设计实体中声明端口时,会报告此警告,但不会受到设计中任何信号的驱动。这可能发生在设计周期的早期阶段,如果尚未分配所有输出。
确保警告信号中提到的信号是不是故意驾驶的信号。此外,确保所有必要的内部信号连接到适当的输出。
没有回复内容