描述
一般描述：
当我试图擦除或验证系统ACE MPM器件时，该器件挂起或影响报告错误消息类似于以下内容：
“2”：将器件放入JTAG启用模式…
“2”：在器件上执行空白检查…
“2”：部分不是空白。
“2”：将器件放入JTAG启用模式…
完成。
“2”：擦除由于错误而终止。
系统ACE MPM检查表
1。更新到5.2i SP3影响软件。
2。更新到MPM控制器固件修订版2。
三。确认SysCLK频率至少是TCK频率的12倍。
4。使用ViTex/ViTeX-E的JTAG链需要更新。
解决方案
影响Program软件已被修改，以提高系统ACE MPMProgram功能。
更新到最新的5.2i服务包，可在：
HTTP://Spop.xILIX.COM/XLNX/XILL SWIOUPDATESHOME.JSP
包含更新的第一服务包是5.2i服务包3。
系统ACE MPM/SC控制器的设计已经被修改，以改善功能。5.2i影响软件需要正确识别新的控制器版本。
为了验证当前在MPM器件中Program的控制器版本，在初始化时，检查MPM器件报告的USER代码如下：
对于具有新控制器版本的64米MPM器件， iMPACT 将报告用户代码为“FFF02002”。
对于具有新控制器版本的32米MPM器件， iMPACT 将报告用户代码为“FFF01002”。
对于具有新控制器版本的16M MPM器件， iMPACT 将报告用户代码为“FFF09002”。
还可以通过保持SySRead信号高来验证MPM器件内Program的控制器版本。当SysRead被高举时，如果最新版本已经被Program到系统ACE MPM器件中，则版本“0010”（版本2）将出现在状态引脚上。
如果Usercode或状态引脚指示新控制器修订版2当前未被Program到MPM控制器中，则从Xilinx网站下载新的控制器设计并将其Program到系统ACE 18V01 PROM中。
下载说明
从“系统ACE技术下载”页面下载适当的密度（16, 32，或64 MB）系统ACE MPM/SC控制器设计：
HTTP://www. Spult.xILIX.COM/XLNX/XILYCENTYY2.JSP？ScMe=登录和组
注意：当你点击上面的链接下载一个文件时，你必须提供你在Xilinx网站上注册的用户ID（用户名）和密码。
重新Program指令
更新到最新的软件版本。请参阅软件更新中心：
HTTP://www. Supop.xILIX.COM/Spopt/Suffial/SuthoLo.IfO.HTM
为了更新系统ACE MPPM/SC控制器的设计，执行以下步骤：
1。在“编辑”菜单中使用“添加器件”选项手动创建JTAG链。
例如：
如果只有系统ACE MPM在JTAG链中，则手动创建下列链：
18V01（用新的“.MCS”文件）-gt；V50E（用XCV50E.BSD）来自“%Xilinx%\VixTee\Data”目录的文件
2。用新的PROM文件擦除/Program/验证18V01。
三。重新初始化碰撞中的链。您应该看到一个18V01，后面跟着一个XCCACEMXX器件。通过检查上面提到的正确的Usercode来验证新版本。
4。将系统ACE“.MPM”文件分配给XCCACEMXX器件，然后擦除、Program和验证系统ACE MPM/SC闪存。
系统ACE MPPM/SC擦除和空白检查失败的调试技巧
1。对于JTAG接口，SysCLK必须至少为TCK频率的12倍才能可靠地运行：
在200 kHz：有效的SysClk范围是2.4 MHz & lSysClk；lt；133兆赫。
在2.5MHz：有效的SysClk范围是30 MHz & lSysClk；lt；133兆赫。
在5.0MHz：有效的SysClk范围是60 MHz & lSysClk；lt；133兆赫。
尝试在碰撞中设置较低的电缆速度。从5.2i软件开始，您可以使用“编辑”& & GT；“首选项”-GT“电缆引线”来设置并行电缆下载速度。如果SysCLK有可变振荡器，尝试增加频率。
2。验证系统ACE控制引脚是否正确连接。
三。验证状态LED指示一个有效的系统ACE MPM/SC控制器状态。如果状态（3）＝“0”，擦除和BLANCHECK操作失败。如果状态（3）＝“0”，则通过改变BITSLESLE[0:2]地址来选择空比特流位置，并对SysRead信号进行脉冲。如果位置为空，控制器处于有效状态，则状态〔3〕引脚应变高。
如果SpartanII、SpartanIIE、ViTEX或ViTeX-E器件都在JTAG链中，并且在目标链中从系统ACE MPPM/SC中Program，则在尝试MPM擦除时会发生验证或BLANCHECK错误。
由于控制器在擦除序列期间复位，所以目标器件上的程序引脚被切换。对于SpartanII，SpartanIIE，ViTeX或ViTeX-E器件家族，切换程序引脚导致JTAG逻辑复位，这使得JTAG链在尝试进一步操作时失去同步。
这不会影响更新的FPGA家族，包括SpartanIII、ViTEX II和ViTEX II PRO，因为它们的JTAG逻辑在PROGEB引脚被切换时不复位。
问题将被固定在影响61i Service PACK 3中。
没有回复内容