LGDS参考时钟输入信号与点阵FPGA器件的推荐耦合方法是什么?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

LGDS参考时钟输入信号与点阵FPGA器件的推荐耦合方法是什么?

对于通用的FPGA输入参考时钟,DC耦合是需要选择的。通用FPGA IO缓冲结构结构不支持AC耦合。
注:具有专用CML缓冲器的专用SerDes参考时钟可以是AC或DC耦合的。但这些不是通用的FPGA IO缓冲区。
这些规则适用于α晶格、晶格ECP2/M和LaTiCeCeP3。

请登录后发表评论

    没有回复内容