5.1i CPLD XC9500 XL/XV -“终止:浮点”选项不创建具有总线停用的JEDEC文件-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i CPLD XC9500 XL/XV -“终止:浮点”选项不创建具有总线停用的JEDEC文件

描述

关键词:5.1I、CPLD、9500 XL、9500×V、总线保持

紧迫性:标准

一般描述:
当ISO软件中选择“I/O终止:浮点”时,产生的JEDEC文件应该具有器件中所有引脚的总线保持关闭。但是,当我选择“浮点”选项时,I/OS继续被总线保持电路终止。

解决方案

这个问题固定在最新的5.1i服务包中,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是5.1i服务包3。

请登录后发表评论

    没有回复内容