81i影响,18V00,CPLD -什么是自动校验和插入(自动生成)?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

81i影响,18V00,CPLD -什么是自动校验和插入(自动生成)?

描述

什么是自动校验和插入(自动生成),我如何使用它?

解决方案

自动用户代码插入功能已添加到5.1i设计工具版本中的影响。此功能为您提供PROM和JEDEC文件修订控制的工具。

对于CPLDS,JEDEC文件的校验和被插入到器件的签名/用户代码区域中。这使您能够轻松地将用户代码数据与计算的校验和进行比较,以验证存储在CPLD中的程序是否正确。

正式舞会

1。(舞会)

使用影响生成PROM文件。一个“.sig”文件将出现在与新的PROM文件相同的目录中。

“.sig”文件将包含类似于以下内容的文本:

//PROFGEN:Xilinx PROM生成器F.23

/版权所有(C)1995年至2002年Xilinx,公司保留所有权利。

日期07/29/02-11:45

源C:\xilinx\ISeStudio\WaveVHD//Test.MCS

XC18V01器件

签名0X012B70A

(CPLD)

61I和更新:

1。对于CPLDS,需要将用户代码嵌入到JEDEC中。这可以通过在项目导航器中的生成Program文件属性中选择“自动生成”选项来完成。这将在JEDEC文件的底部附近添加一条线:

例子:

Jedec Example
JEDEC实例

以“C”开头的行是保险丝校验和。

从“u”开始的行是与熔丝校验和匹配的用户代码。

最后一行是文件校验和。

2。若要在Enter中启用自动校验和插入,请转到Edg->首选项并选择“自动校验和插入(CPLD和PROM)”。

通过选择此选项,Effice将自动在PREM或CPLD用户代码字段中对JEDEC文件中的签名字段中的USECODE值进行Program。

三。将PROM或CPLDProgram为常规:在边界边界扫描或文件生成模式中添加PROM或JEDEC文件,选择部分,并选择操作-GT程序。在“程序选项”窗口中无需选择特殊选项;不要选择“PROM/CoolRunner II Usercode”或“XPLA UE”框。

4。为了验证签名是否被正确Program,在碰撞中选择器件,然后使用操作-GT;获取器件签名/用户代码。

5.1I:

对于CPLD,必须使用ISE设计工具生成“.sig”文件。若要启用“.sig”文件生成,请在“项目导航器”中的“生成Program文件”属性中选择“自动生成”。

“.sig”文件将包含类似于以下内容的文本:

日期23/10/02-15:37

源顶

XC95144XV-4-TQ100器件

签名0x000

日期、源、器件和签名字段将根据您选择的选项而有所不同。签名字段包含PROM或JEDEC文件的校验和值。如果同一文件放置在不同大小的PROM中,或者如果在PROM文件生成期间选择不同的填充值,则校验和值将改变。

2。若要在Enter中启用自动校验和插入,请转到Edg->首选项并选择“自动校验和插入(CPLD和PROM)”。

通过选择此选项,Read将自动在PROM或CPLD用户代码字段中对“.sig”文件中的签名字段中的值进行Program。

三。将PROM或CPLDProgram为常规:在边界边界扫描或文件生成模式中添加PROM或JEDEC文件,选择部分,并选择操作-GT程序。在“程序选项”窗口中无需选择特殊选项;不要选择“PROM/CoolRunner II Usercode”或“XPLA UE”框。

Effice会在源PROM或JEDEC文件中找到一个“.sig”文件,并用“.sig”文件的签名值自动Program用户代码字段。“.sig”文件必须具有与源PROM或JEDEC文件相同的文件名。

4。为了将Program器件的签名与“.sig”文件进行比较,选择影响中的器件,然后使用操作-gt;获取器件签名/用户代码。

请登录后发表评论

    没有回复内容