描述
关键词:时序、仿真、NGANDNO、SUH、XSUH、GSUH、设置、保持、违规、DCM、CE、LVDS、LVPECL、DCM
紧迫性:标准
一般描述:
当执行定时仿真时,报告以下错误:
Verilog:
“** **错误:C:/Xilinx/Verilog /Src/SimPrims/XySuh .v(32):$ SETUP(POSSEDGE and&&CE:240 ns,POSSEDGE CLK:241 ns,1800 ps);
“时间:241 ns迭代:2实例:/TestStudio/Uut/GSHHYDATIAN CLK。”
VHDL:
“* **警告:*/XySuh设置关于CLK的高侵犯I;
“γ预期:=1.8纳秒;观察:=1纳秒;AT:341纳秒。”
“时间:341 ns迭代:3实例:/TestStudio/Uut/GSHHYDATIAN CLK。”
在许多情况下,这些错误是无效的。下列已知问题会导致这些外部设置和保持检查的无效错误:
1。使用DCM生成时钟
只有当使用DCM的CLK0输出时,计算才是有效的。该计算目前不能解释时钟的任何相移或周期调整。结果,当使用除CLK0以外的任何输出时,检查无效。
2。使用差分时钟
检查当前查看时钟的P和N侧的上升沿。这导致N侧的检查无效。
三。使用双向端口
这些检查仅对输入有效,但XSUSH单元始终启用。结果,当端口用作输出时,可能出现无效错误。
4。使用启用寄存器
XYSUH单元有一个使能输入,但它目前绑定到VCC。因此,即使寄存器的使能输入被解除断言,寄存器上也可能发生错误。
有关如何计算外部设置和保持检查以及为什么使用它们的信息,请参阅(赛灵思解答6893).
解决方案
一
这些检查在最新的5.1i服务包中禁用:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是5.1i服务包2。
直到上述问题得到解决,检查才失效。这将禁用外部设置并在仿真中保持检查。你应该对I/OS进行彻底的静态时序分析。
二
如果您使用的是5.1.02i之前的软件版本,则可以使用以下环境变量禁用XXSUH单元格的插入:
工作站:
SyEnv XILIONNORYDISABLE 1
电脑:
设置XILLUNORYDISABLE 1 =
一旦设置了环境变量,就必须再次运行NGANDNO。在ISE,重新生成生成后的路径和路径仿真模型。这将禁用外部设置并在仿真中保持检查。你应该对I/OS进行彻底的静态时序分析。
没有回复内容