7.1i定时-负外部保持时间被舍入到0(零)的ViTEX-E器件xilinx_wiki6年前发布40 描述 一般描述: 当手动计算ViTEX-E器件的外部保持时间时,报告负保持时间值。然而,时序分析把我所有的负值保持在零。 解决方案 外部负持有时间比他们应该更乐观。 FPGAxilinx赛灵思
没有回复内容