5.1i步幅-几个BUFGMUX的底线显示错误顺序-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i步幅-几个BUFGMUX的底线显示错误顺序

描述

关键词:节奏、布景、展示、秩序

紧迫性:标准

一般描述:
在我的ViTEXII器件上,八个BUFGGMUXS的下排显示如下:

6P 7S 4P 5S 2P 3S 0P 1S

但是,应该按以下顺序显示:

7S 6P 5S 4P 3S 2P 1S 0P

解决方案

这个问题固定在最新的5.1i服务包中,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是5.1i服务包2。

请登录后发表评论

    没有回复内容