XST -我可以通过一个HDL信号初始化构造将一个init约束传递给触发器吗?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

XST -我可以通过一个HDL信号初始化构造将一个init约束传递给触发器吗?

描述

VHDL/Verilog初始化构造,如XST所识别的下列内容吗?γ

信号A:STDYLogic:=“1”;

A=1’B1;

解决方案

对。欲了解更多信息,请参阅XST用户指南:

HTTP://www. xLimx.COM/SupPo/DooptIs/SWIMANALS/XILIX12124/ISEYNXXSTUSSURL GUIDID.HTM

请登录后发表评论

    没有回复内容