SyPrimeX 7×Synplify报告说,我在VyTeX II部分(ViTeX II器件包含16个BUFG)中使用了“x 8”BUFGs(时钟)。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

SyPrimeX 7×Synplify报告说,我在VyTeX II部分(ViTeX II器件包含16个BUFG)中使用了“x 8”BUFGs(时钟)。

描述

关键词:Sypple,ViTEX,II,BUFG,8, 16

紧迫性:标准

一般描述:
在SypLogIX日志文件的映射部分中,报告声明ViTeX II最多有8个全局缓冲区(BUFG)。这是正确的吗?

解决方案

这是一个报告错误——16个BUFG可在ViTeX II器件中使用;然而,SypRIFITE只使用最多8个BUFG。

要克服8个BUFG限制,在SypLIPIDEN项目中的.sDC文件中使用“XCJGROULALL缓冲区”约束。下面的定义来自SypLID的联机帮助信息:

属性;Xilinx。
控制设计中使用的全局缓冲区数量。SypPrimePro综合工具自动添加具有高扇出的时钟网络的全局缓冲器。使用此属性指定缓冲区的最大数量,并限制添加的全局缓冲区资源的数量。此外,如果设计中有一个具有全局缓冲区的黑盒,则可以使用XCGlobal ALL缓冲区来防止综合工具推断时钟缓冲区并超过全局资源的数量。只能通过约束文件指定此属性(不能在HDL源代码中指定)。

SDC文件语法和实例

RealEngEngalApple属性xCxGualAlx缓冲区{最大}

例如

RealEnGualAlxy属性xCxGualAll缓冲区{ 3 }

请登录后发表评论

    没有回复内容