2.2分布式DSP的系统生成器不使用时钟使能网,并限制以最快的速率运行。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.2分布式DSP的系统生成器不使用时钟使能网,并限制以最快的速率运行。

描述

一般描述:

在DSP V2.2的系统生成器中,通过使用时钟使能网络创建定时组。在我的单端口分布式RAM块中,核心不使用时钟使能网。这意味着所有分布式RAM都必须以系统速率运行——这个问题阻止了我满足我的时序要求。

解决方案

修复这个漏洞的补丁将在2002年11月中旬发布。γ

如果您在此之前需要这个补丁,请通过打开一个WebCase:

HTTP://Spop.xILIX.COM/Sputp/CurrExxPress/WebSupp.HTM

请登录后发表评论

    没有回复内容