2.2用于DSP的系统生成器-当ViTEX-E器件为目标时产生不正确的同步性项目文件-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.2用于DSP的系统生成器-当ViTEX-E器件为目标时产生不正确的同步性项目文件

描述

关键词:SysGEN,Matlab,Simulink,SypLimeIt,ViTEX-E,项目

紧迫性:标准

一般描述:
系统生成器创建一个错误的SypProsiy项目文件时,我的目标ViTEX-E器件,和一个SypPrimices的消息报告,部分类型是不兼容的技术选择。

解决方案

若要解决此问题,请关闭错误消息并手动选择SypPrimes工具中所需的ViReX-E部分。

请登录后发表评论

    没有回复内容