5.1i,体系结构向导——当配置外部反馈的DCM时,DCM向导将CKK0或CLK2X连接到BUFG。这是正确的吗?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i,体系结构向导——当配置外部反馈的DCM时,DCM向导将CKK0或CLK2X连接到BUFG。这是正确的吗?

描述

一般描述:

当配置外部反馈的DCM时,DCM向导将CK0或CLK2X连接到全局缓冲器(BUFG)。为什么DCM向导将此设置为默认连接?我希望将CK0/CK2X连接到一个输出缓冲区,以便它可以从FPGA带来。

解决方案

此默认连接是有意的,旨在为您实现外部反馈提供灵活性。通过外部反馈选择,DCM向导将自动将CKFFB输入连接到iBFG。

您可以选择通过全局缓冲器(BUFG)或输出缓冲器(OBUF)输出CKK0/CLK2X,以获得最佳外部反馈。

下面的例子说明了每一个选择:

1。使用局部逆的DDR使用全局缓冲区(默认)

– DCM向导实例化全局缓冲区(BUFG)。

-在您的设计中,将BUFG输出连接到DDR输出触发器,如下图所示:

External feedback with a BUFG and DDR using local inversion
利用局部反演的BUFG和DDR外部反馈

(注意:不要将BUFG输出连接到OBUF,因为BUFG输出必须使用本地互连到达OBUF。如果您希望使用OBUF进行外部反馈,请使用场景2下面)

2。使用OBUF

-在“时钟缓冲器”窗口的“时钟缓冲区”列中选择“本地路由”。

-在您的设计中,通过OBUF将该输出连接到输出引脚,如下图所示:

External feedback with an OBUF
OBUF外部反馈

三。使用DDR输出触发器的全局缓冲器的使用

(类似于场景1

-根据是否使用1X或2X反馈,选择CKK0/CKK2X分别用CLK180/CLK2X180。

在“时钟缓冲区”列中选择BUFG用于此输出。

-在您的设计中,将CK0/CK2X连接到C0、CLK180/CLK2X180到OFDR的C1,如下图所示:

External feedback with an OFDDR
用FDDR进行外部反馈

(注意:这种情况对于需要50/50个占空比的高速应用来说是最好的。请看(赛灵思解答12406)更多信息。)

请登录后发表评论

    没有回复内容