81i VIETEX II PAR RROCORLY范围不适用于异构RPMLattice宏-Xilinx-AMD社区-FPGA CPLD-ChipDebug

81i VIETEX II PAR RROCORLY范围不适用于异构RPMLattice宏

描述

我的设计包括一个包含BLKRAM的宏。在这个设计中,多和切片编译器不适用于RoLoSnRead约束。当我使用RCORJORY ORACK约束时,一切都很好,但是RRoCuSn值域,设计失败了。传递到PCF的范围约束看起来很好,但是PAR拒绝它。

超临界流体

InthMyIa rLogyRange= X24Y0:X54 Y123;

光子晶体光纤

CMPGRP“$GuangthMyIA/HSET”=宏“MyIAA/HSET”;

COMPGRP“$MaGuMYMYA/HSET”定位=站点“SLICEXX18Y2”:“SLICEXXXYY63”级4;

砂纸失效并报告下列错误:

“错误:NCD-解决了宏MyIA/HSET不能被放置因为其他

锁定逻辑或禁止站点。

“错误:PAR:52 -物理约束解析过程无法解决”

所有放置约束。请查看PAR结果文件(“输出.PAR”)

文件)用于约束解析部分中的错误的细节。

解决方案

这个问题被安排在版本91i中,同时,使用RCORGOND约束异构RPMLattice宏的放置。

请登录后发表评论

    没有回复内容