5.1i时序分析器/TrCE约束偏移路径在无约束路径报告中列出-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i时序分析器/TrCE约束偏移路径在无约束路径报告中列出

描述

一般描述:

在定时报告中,已经被偏移约束约束的路径出现在无约束路径报告中。这些路径实际上被限制了吗?

解决方案

是的——如果路径也在偏移约束下列出,则路径被正确地约束。可以安全地忽略无约束路径报告中的路径。

这个问题固定在最新的5.1i服务包中,可在:

HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新

包含修复的第一服务包是5.1i服务包1。

请登录后发表评论

    没有回复内容