LogICORSPI4.2(POSS-PHY L4)V5.0自动静态对准导致DIP 4错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogICORSPI4.2(POSS-PHY L4)V5.0自动静态对准导致DIP 4错误

描述

紧迫:热

一般描述:

在SPI 4.2(PL4)核心版本4和5中,当我使用自动静态对齐(SeaTealEnCE= 1)时,我观察到接收器内核上的DIP4错误。DIP4错误发生在器件中,可能不会出现在仿真中。

解决方案

如果出现DIP4错误,Xilinx建议使用固定的静态对齐方式。您可以通过设置位于“PL4X包装器”文件中的静态配置信号(SeaTealEnCE= 0)来实现这一点。还应该将“RDCKLYDCM0”的相移值设置为适当的值以成功捕获数据。请看(赛灵思解答16112)确定应用程序的最佳相移值。

目前,自动静态对齐功能在V5.1和稍后版本的SPI4.2中被禁用或删除,等待进一步验证。在此之前,请使用固定静态对齐方式。

请登录后发表评论

    没有回复内容