VIETEXII PRO-JTAG配置失败(4.2SP3影响报告Program成功,但做得不高)-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VIETEXII PRO-JTAG配置失败(4.2SP3影响报告Program成功,但做得不高)

描述

当我尝试通过JTAG将实例化的PowerPC内核Program为VerTEX II Pro器件时,完成的PIN不高。γ

当我用Field4.2ISP3Program和较早Program时,软件错误地报告完成的PIN高。

解决方案

ViTEX-II PRO器件与实例化PowerPC核心需要一个同步抽头重置之前的JStand命令的负载。对Program算法的这种改变将在下一个主要的释放版本中提供(包含此修复的第一个版本是5.1i)。

注意:不使用PowerPC内核的VerTEX II Pro设计不会有这个问题。

对于已经实现了自己的Program解决方案的客户,ViTEX II PRO的完整JTAGProgram算法将在VelTEX-II Pro用户指南的下一版本中提供:

HTTP://www. xLimx.COM/Sputto/DooptActual/ViTeX-IIIPROUSSUR

请登录后发表评论

    没有回复内容