5.1i XFLUT-用于“-Sythh”选项的XFULL命令行的示例在文档中是不正确的-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i XFLUT-用于“-Sythh”选项的XFULL命令行的示例在文档中是不正确的

描述

关键字:XFLASH、命令、示例、-SythS、-SRCLIST、DOCS、文档、语法

紧迫性:标准

一般描述:
关于“-Sythh”选项的命令行示例,存在XFLASH文档错误。

修正的例子如下。

解决方案

(文档将在下一个主要软件版本(5.1i之后)进行更正。”

XST

XFLAS-P XC2V250FG256—5-综合器XSTYVHDL

如果使用多个VHDL或Verilog文件,则可以使用引用这些文件作为输入的PRJ文件。

例如

XFLAS-P XC2V250FG256—5-综合器XSTYVHDL

样例

XFLAS-P XC2V250FG256—5-综合器示例VHDL

如果您使用多个VHDL文件,则必须在文本文件中列出所有源文件(每行一个),并使用“-G SRCLIST:”文件名切换到XFROW。

例如

假设列出所有源文件的文件是“Fielist.txt”,而“DealthyNo.VHD”是顶层设计:

XFLAS-P XC2V250FG2565-5SRCLIST:Fielist.TXT -综合器示例VHDL .OPT设计名称VHD

同样的规则也适用于Verilog。

合意性

XFLAS-P XC2V250FG256—5-综合器

如果您使用多个VHDL文件,则必须在文本文件中列出所有源文件(每行一个),并使用“-G SRCLIST:”文件名切换到XFROW。

例如

假设列出所有源文件的文件是“Fielist.txt”,而“DealthyNo.VHD”是顶层设计:

XFLAS-P XC2V250FG2565-5SRCLIST:Fielist.TXT—SythSyPrimyYyVHDL OPT设计

(注:SrCLIST)和“文件名”之间没有空格。

同样的规则也适用于Verilog。

下面的示例说明了使用流类型的组合来综合和实现设计:

XFLAS-P XC2V250FG2565–综合器XSTYVHDL.OPT-实现平衡。

“-Sythh”流类型的支持选项文件是:

VHDL语言:XSTYVHDL.OPT,示例性VHDHDL OPT,SyPrimyYyVHDL.opt。

这些选项文件有助于优化VHDL源文件的速度,这减少了逻辑级别的数量,并增加了设计速度。

VerilogXSTYVIELIGOO.opt,SimulasyValIOG.opt,SypLythyyVeliGo.opt

这些选项文件有助于优化Verilog源文件的速度,这减少了逻辑级别的数量,并增加了设计速度。

请登录后发表评论

    没有回复内容