iBIS/SPICE模型-这些模型如何解释一个器件的速度等级?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

iBIS/SPICE模型-这些模型如何解释一个器件的速度等级?

描述

一般描述:

Xilinx iBIS和SPICE模型如何考虑器件的速度等级?

解决方案

速度等级对IIS和SPICE模型没有影响。由于I/O晶体管比核心晶体管大得多,所以当器件以特定的速度等级标记时,不考虑I/O开关速度。相反,IIS和SPICE模型都提供了MIN、典型和马克斯模型,以解释过程、电压和温度变化。

请登录后发表评论

    没有回复内容