5.1i步速不能识别或正确地实现整个设计的区域约束。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i步速不能识别或正确地实现整个设计的区域约束。

描述

关键词:步调、区域组、区域组、实现、识别、顶部、整体、整体

紧迫性:标准

一般描述:
STEP创建无效的ReaaAy组约束,不为区域组分配范围。当在任何扁平化网表的整个设计中创建一个区域组时,在重新加载设计时,PACE将不显示ReaAyGROUP约束。

解决方案

这个问题将被固定在下一个主要软件版本(61i)中。

请登录后发表评论

    没有回复内容