描述
这个答案记录包含了Xilinx综合技术（XST）的常见问题列表。
解决方案
该综合工具完全集成在ISE软件环境中。下面的问题和答案对应于XST的91I版本。
问：XST支持什么架构？γ
答：XST支持以下家族：FPGA：ViTEX、ViTeX-E、ViTEX II、ViTEX II PRO、VITEX-4、VITEX-5、SpartanII、SpartanIIE、SSPANT-3、SPARTAN-3E、SPARTAN-3A、CPLD：XC9500、XC9500 XL、XC9500 XV、CoolRunner、CoolRunner II。XST不支持（也永远不会）支持XC4000系列FPGAs，包括Spartan和SpartanXL。
问：XST获得的结果质量如何？γ
答：XST被认为是与市场上任何其他综合工具一样好的。
有时它优于他们，有时它不，但这是真实的比较任何两个综合工具。
XST在从发布到释放、改进时钟频率和减少区域、以及减少运行时间和内存利用方面都取得了稳步进展。
XST已被调整为ViTrx架构，推断了许多特定的原语的体系结构。
用户可以通过全局选项和局部属性对推理能力和优化技术进行广泛的控制。
问：Xilinx与SypLyTy和Mutor图形竞争吗？γ
答：不，Xilinx正试图提供一种OEM型，低成本更换FPGAExpress，而不是取代Mutor图形或Sypple的座位。
他们可能永远领先于Xilinx在交互式用户功能，帮助完成最高密度，最高速度设计有几个原因：
一，Xilinx与他们一起研究综合思想，两个Xilinx软件开发集中在PAR上，并且在许多其他应用程序上被分割。
由于他们专心致志于综合和我们的伙伴关系努力使他们继续以尽可能快的速度改进，我们期望他们在综合中保持领先于Xilinx。
最后，我们希望其他公司在综合Xilinx，因为Xilinx意识到并非所有好的想法都来自于我们的内部开发团队。
问：XST语言覆盖率有多大？γ
答：随着每次发布，XST正在接近其他综合工具所设置的事实覆盖范围。
据估计，当前的语言支持涵盖了至少95%的由其他综合工具支持的结构。
许多不支持的构造很少使用或具有简单的工作特征。
此外，这些构造中的许多不被其他综合工具一致地处理；一个工具可能以一种方式接受构造，另一种工具以不同的方式接受，并且第三可能标记解析错误。
在某些情况下，XST实际上比其他工具更精确，当其他工具允许不完整或模糊的代码时，需要精确、完整的描述。
当将代码从一个综合工具移到另一个综合工具时，这是非常常见的问题。
问：XST支持Verilog 2001还是System Verilog？γ
答：Verilog 2001的初始支持被包含在5.1i版本中。
XST现在支持Verilog 2001的可综合特征的所有（除了一个）（配置），并且所有这些新支持的构造都在XST用户指南中被记录。
Xilinx将继续扩展Verilog 2001的支持，每一个新的主要和次要版本的软件。
System Verilog尚未受到XST的支持。
问：XST是否支持混合的VHDL/Verilog项目？γ
答：是的，XST启动了ISE设计套件61i中混合VHDL/Verilog项目的支持。
混合语言支持的灵活性将随着每次发布而提高，但大多数设计不应该用当前工具处理。
使用一个黑盒流来实现混合语言综合与版本的XST之前的61I.
问：为什么XST产生NGC输出文件而不是EDFF？γ
答：为了实现更好的结果质量和改进总体设计流程，XST正朝着集成和实现工具的紧密集成迈进。
从综合中创建NGC格式文件是构建映射设计所需的第一步。
问：我如何阅读NGC网表？γ
A:ISE设计套件包括一个名为NGC2EDF的网表翻译工具。
这个命令行实用程序的开发有两个原因：
1）查看XST设计的EDF表示
2）将信息传递给黑匣子利用信息的第三方综合工具。
NDF扩展的输出EDIF文件不应该被修改或实现，因为这个流没有被测试。
问：XST是否有一个可用的示意查看器？γ
答：是的，RTL查看器引入了5.1i版本。此查看器在只读模式下在ECS中打开NGR文件（XST的预优化NETLIST）。
XST 5.2i增加了对使用增量综合处理的设计的RTL视图的支持。
从RTL示意图中的实例到HDL源的交叉探测是可用的。
在XST的7.1i版本中添加了一个技术查看器，允许用户查看由XST创建的最终NGC网表。
在81I版本中，RTL的质量和速度和技术视图都有了很大的提高。
问：XST是否有物理综合流程？
答：有几种方法来看待物理综合，并且XST正在做一些事情来支持它。
首先，XST目前有一个“切片包装”开关，在优化过程中将LUTS分组成切片。
这不仅为优化提供了更精确的时序信息，而且将切片打包信息传递给实现，以便在映射过程中更加一致。
展望未来，XST团队正在开发另外两个流程，以提高估计和整体结果。
首先，XST将包含内部砂轮和封隔器，其将估计位置和布线结果，因此，在优化过程中提供更准确的线缆加载延迟。
第二个流将读取路由NCD文件以获得实际放置和路由定时信息以进行优化。
问：FPGAs和CPLD的时序驱动是综合流吗？γ
A:综合流程是FPGAs的时序驱动，而不是CPLD。
XST接受时序约束来控制FPGA流的优化。
接受的约束包括周期、偏移前、偏移后、InPAD到OutPad、Max Delay和TIG。对于CPLD流，XST使用优化技术通过减少逻辑电平的数量来改善时序。
XST日志文件包括一个详细的时序报告，它显示了设计中的所有时钟，其中使用的时钟缓冲器类型和每个负载的数量。
有线负载模型用于估计最大时钟频率以及最大输入和输出时间。
详细的路径覆盖被列出的关键路径的周期，在以前的偏移，并抵消后的约束。
问：XST是否支持UCF风格的时序约束？γ
答：UCF风格时序约束的第一个支持从5.1i发布开始。
流程是为用户使用传统的方法（约束编辑器等）来定义它们的时序约束，然后将这些时序约束复制到XCF文件中。
这种新的约束文件格式也支持综合和实现约束，但是语法不同于UCF语法。
XST用户指南包含语法细节。
长期目标是通过一个约束进入机制来支持综合和实现的所有约束。
问：HDL顾问的目标是什么？γ
答：HDL顾问的目标是为设计提供专家分析和适当的反馈，以帮助识别潜在的错误或低效的编码风格，并提供建议以获得更好的结果。
XST在检测到某些情况时发出特定消息。
例如，如果用户在网络上放置一个保持约束，并且这个约束阻止XST执行定时优化，那么它将通知用户这是正在发生的。
目前，所有HDL顾问消息都被报告为警告或信息，并且它们呈现在当前模块的上下文中。
在XST的未来版本中，它们将被标记为“HDL顾问”标题，并且可以被分组在HDL顾问摘要中。
问：XST是否支持增量综合流程？γ
答：是的，XST支持使用分区的增量综合流程。
当在设计模块上设置分区时，如果所构建的输入源没有从一个运行改变到下一个，则将其综合结果剪切并粘贴到最终的网表中。
XST还支持使用增量增量综合属性的增量流，无论是在源本身还是在约束文件内。但是，随着分区的发展，对该属性和流的支持将逐步取消。
问：“注册平衡”意味着什么？γ
答：寄存器平衡的目标是通过移动寄存器向前或向后通过逻辑来增加时钟频率来满足设计时序要求。
这个约束可以在多个级别上控制，包括时钟树。还提供了寄存器移动方向和器件引脚的控制。
问：使用高优化努力与正常工作相比有什么优势？γ
答：从7.1i发布开始，许多高级优化技术被添加到XST中的高性能选项中。
启用此开关时，期望更长的运行时间，但在许多情况下，运行时间是值得的，因为平均时钟速度提高为7%。
问：关于CPLD流的“等式整形”一词意味着什么？γ
答：这个优化技术的目标是优化和减少布尔方程到器件宏单元所接受的大小。
这迫使CPLDfitter尊重通过写入NGC文件中的“保持”和“崩溃”约束来裁剪的方程。
问：XST是否支持XST？γ
是的。使用-SythType选项将XST综合与XFLUX运行相结合。
VHDL和Verilog的选项文件被包含在软件中。为帮助和选项文件名键入“XFLUE”。
问：我在哪里可以找到关于XST的更多信息？
答：许多资源可以帮助用户解决他们可能遇到的任何困难：
参考XST用户指南、综合和仿真指南和约束指南：HTTP://www. XILIX.COM/Sputto/DoCTONTION/DTY ISH.HTM
答案记录（搜索答案数据库）
没有回复内容