如何在运行布局和路线之前获得设计的估计时间?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

如何在运行布局和路线之前获得设计的估计时间?

在ispLEVER和Lattice Diamond工具中,您可以使用静态时序分析工具在地图之后以及布局布线之前生成时序。静态时序分析器(TRCE)将使用估计模型以及扇出和网络分布生成时序。。该工具生成的计时文件名默认为* .tw1。。由于tw1文件使用相同的首选语法,因此您可以有效地使用tw1来获取地图后设计的估计时序图。。您还可以使用tw1文件来检查约束的覆盖范围和未覆盖的路径,而无需运行PLACE和ROUTE。

请登录后发表评论

    没有回复内容