LogiCOR-SIP-4.2(POSS-PHYL4)-PL4核芯与动态对准不能激活相位对齐完成,不同步,或报告DIP-4错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCOR-SIP-4.2(POSS-PHYL4)-PL4核芯与动态对准不能激活相位对齐完成,不同步,或报告DIP-4错误

描述

一般描述:

当我使用SPI4.2(PL4)内核动态对齐时,在我的器件上会出现以下问题:

1。PL4接收器芯(具有动态对准)未能响应相位对准请求激活相位对准完成。

2。PL4接收器核心(具有动态对准)完成PhaseAlignComplete所指示的对准,但几乎立即失去同步(SnkOof变为活动)或指示大量的DIP-4错误。

解决方案

动态对准算法需要PL4总线上的训练模式来完成对准。如果PhaseAlignRequest在接收器逻辑没有接收到训练模式时被激活,则逻辑将无法实现锁定。

不要声明相位对齐请求,除非接收器逻辑指示“帧外”(SnkOof活动)。当接收器状态机处于“帧外”状态时,它将在其FIFO状态信道上发送“帧”模式(所有11S)。SPI4.2规范要求源通过发送连续的训练模式来响应这种情况。

另一种解决方案是断言相位对齐请求两次。第一个请求将失败,这会导致接收器逻辑变成“帧外”(SnkOof指出),此时,您可以正确地断言相位对齐请求。注意,在SnKoof指示的接收和第二阶段对齐请求的断言之间应该存在一些滞后(系统依赖),以确保源端实际上已经开始发送有效的训练序列。

在额定温度和电压范围内的动态相位对准的测试表明,动态相位对准解决方案对器件电压或温度变化几乎没有或没有灵敏度。因此,不需要重新调整核心,除非核心是帧外或指示了DIP4错误。

有关SPI4.2(PL4)动态相位校准的其他信息,请联系Xilinx客户支持:

HTTP://Spop.xILIX.COM/Sputp/CurrExxPress/WebSupp.HTM

请登录后发表评论

    没有回复内容