描述
关键词:XST、寄存器、平衡、VerTEXⅡ、PRO、参数、Verilog、函数
紧迫性:标准
一般描述:
XST报告以下错误:
“FATALHOLL错误:XST:便携性/导出/ PORTYMIN。h:126:1.13。”
此答案包含与此错误相关的已知问题列表。即使您发现您的问题如下所述,请在Xilinx客户支持下打开一个案例:
HTTP://Spop.xILIX.COM/Sputp/CurrExxPress/WebSupp.HTM
因为产生致命/内部错误的许多问题都是唯一的,请确保安装了最新的服务包。服务包可在:
HTTP://Spop.xILIX.COM/XLNX/XILL SWIOUPDATESHOME.JSP
解决方案
一
当您为您的VelTeX II Pro设计设置寄存器平衡选项时,可能会报告以下错误:
“FATALHOLL错误:XST:便携性/导出/ PORTYMIN。h:126:1.13。”
这个问题固定在最新的5.1i服务包中,可在:
HTTP://Spop.xILIX.COM/XLNX/XILL SWIOUPDATESHOME.JSP
包含修复的第一服务包是5.1i服务包1。
二
XST目前不支持函数内参数的声明。您可以通过使用函数中的常量或声明函数驻留的模块中的参数来解决此问题。
三
您可以更改以下默认XST综合设置,以允许您的设计综合:
-将FSM选项从“自动”改为“无”
-启用“保持层次结构”选项如下:
1。选择编辑-gt;偏好。
2。选择进程选项卡。
三。将属性显示级别从“标准”更改为“高级”。
4。点击“确定”按钮。
5。右键点击“综合”过程。
6。选择“属性”。
7。在“综合选项”选项卡下,选择“保持层次结构”。
四
XST报告以下记录/数组类型条件下的致命/内部错误:
黑匣子的端口是一个记录数组(当不是黑盒子时,它被正确地支持)。为了解决这一问题,不要将端口设置为黑盒作为记录类型。
-实体的端口是一个记录,其中一个记录字段是多维的。为了解决此问题,更改记录类型,以便其中一个记录不是多维的。
-模块的端口接收数组的向量:
:
线[7:0] SIG[3:0];
:
MyoMod U0(.I.数据(SIG〔0〕,…);
:
为了解决这个问题,使用连接到向量的临时网络,然后在实例化中使用该网络。
:
线[7:0] SIG[3:0];
线[7:0] SigiTaMp;
指定SIGIOTEMP= SIG〔0〕;
:
MyoMod U0(……数据(SigiTaMp,…);
:
五
如果你推断RAM,XST报告一个错误,如果RAM被级联在一起(即,如果一个RAM的输出提供另一个RAM的输入)。
为了解决这个问题,使用核心生成器来生成级联RAM。
六
对于一些设计,使用增量综合流综合设计解决了这个问题。有关应用于XST的增量综合的更多信息,请参阅Xilinx软件文档中的XST用户指南:
HTTP://Spop.xILIX.COM/Spurp/SWIMANALS/XILIX5/DIXX.HTM
七
如果内核生成器组件或原语(无论是HDL代码还是从示意性条目)被实例化,但未正确连接,则XST报告此错误。在XST中,一个适当的连接定义如下:
-所有端口都连接(连接到一个信号/电线,任何地方都无法工作)
-所有端口都是正确的类型(宽度,方向)
如果底层核心没有逻辑,XST也会失败。
如果你不能正确地连接你的核心生成器内核,在综合选项选项卡下综合属性中的“读取内核”选项。
八
XST错误也可以由进程/总是块的顺序依赖性引起。如果一个进程/总是块依赖于另一个进程的结果/总是块,则移动相关块,使其被放置在另一个块之后。
九
在某些情况下,不正确声明的别名会在XST造成致命错误。
这些问题在最近的5.2i服务包中得到了解决:
HTTP://Spop.xILIX.COM/XLNX/XILL SWIOUPDATESHOME.JSP
包含修复的第一服务包是5.2i服务包1。
十
另一种可能的解决方案是在项目导航器中选择以下内容:
项目->清理项目文件
这将清除在后台创建的所有实现文件。
十一
此致命错误发生在某些情况下,当寄存器平衡开关为“ON”时,为了解决这个问题,您可以将寄存器平衡开关“关闭”(默认为“关闭”)。
没有回复内容