5.1i速度文件,ViTEXI/VIETEX II差分对不匹配时序-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i速度文件,ViTEXI/VIETEX II差分对不匹配时序

描述

关键词:差分、对、I/O、IO、匹配

紧迫性:标准

一般描述:
我通过时间运行我的设计,看到我的差分对不匹配。n和p边是不同的值,但它们应该是相同的。

解决方案

输入调整数据从差速I/O标准的终止文件(输入端)丢失。

这个问题固定在最新的5.1i服务包中,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是5.1i服务包1。

请登录后发表评论

    没有回复内容