5.1i BitGen,VyTEXI/ViTEX-II PROV- LVDSYDCI标准不能正常工作(未终止)-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i BitGen,VyTEXI/ViTEX-II PROV- LVDSYDCI标准不能正常工作(未终止)

描述

一般描述:

在5.1i软件中引入了一个BITGEN错误,阻止了LVDSJDCI标准的正常工作。LVDSYDCI信号没有终止,问题表现为LVDSYDCI信号上的阻抗匹配较差。

解决方案

这个问题固定在最新的5.1i服务包中,可在:

HTTP://Spop.xILIX.COM/TycSp/SWI更新。
包含修复的第一服务包是5.1i服务包1。

请登录后发表评论

    没有回复内容