5.1i SP1 BITGEN,VIETEX II PRO -“DCIPUDATMODED”选项可用(替换“RealZeDCI”选项)-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i SP1 BITGEN,VIETEX II PRO -“DCIPUDATMODED”选项可用(替换“RealZeDCI”选项)

描述

一般描述:

在5.1i Service PACK 1中,一个名为“DCIPUDATMODED”的ViTEX II Pro新的BITGEN选项取代了“FrutZeDCI”选项。“RealZeDi”和“DCIPUDATMODED”选项有什么区别?我什么时候使用哪个选项?

解决方案

此选项包含在最新的5.1i服务包中,可在:

HTTP://www. xLimx.COM/XLNX/XILL SWIOUPDATES.HOM.JSP
包含修复的第一服务包是5.1i服务包1。

“DCIPUDATMODED”的语法如下:

– GDCUPDATMODEDE:& LT;模式& GT;

注:

-您仍然应该使用ViTEX II的“FrutZeCI”选项和ViTEX II PRO器件(即2VP4和2VP7)的某些早期版本。

注意,设置FreezeDCI:是的,会导致稍微大一些的比特流。

-对于2VP4和2VP7,支持DCIUPDATMODED的器件可以用3-字母代码和JTAG ID标识,如(赛灵思解答17244).

-所有其他ViTEX II PRO器件支持“DCIPUDATMODED”BITGEN选项。有关“RealZeDCI”选项的更多信息,请参见(赛灵思解答13012).

-对于所有支持DCIUpdateMode的ViTEX II PRO器件,FreezeDCI必须设置为“否”。

模式描述

模式可以是连续的、需要的或安静的,如下所述:

连续的:阻抗调整是连续进行的(表现出与ViTEX II和早期ViTEX II PRO硅(V2P4,V2P7)相同的更新行为。

AsRequired:只有当需要时才进行阻抗调整(默认)。

安静的:在达到初始阻抗匹配之后,没有进一步的阻抗调整发生(类似于“-G冻结:是”选项)。

DCI电路具有内部产生的时钟。该时钟可以产生具有某些I/O标准的幅度调制(AM)信号,最显著的是使用SSTL2IIIdCI、SSTL2IIIODCI、SSTL3IIIDCI、SSTL3IIIZDCI、LVDSY2525DCI和LVDSEX2525DCI。这个问题进一步描述在(赛灵思解答13012).

为了解决这些问题,DCI时钟可以在配置后关闭。

这两个设置的相关内容如下:

DCIUpdateMode:“冻结”:没有(默认)

DCIUpdateMode:AsRequired(默认)…………

DCIUpdateMode:安静……

请登录后发表评论

    没有回复内容