5.1IXST-移位寄存器模型的实现不会产生预期的结果-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1IXST-移位寄存器模型的实现不会产生预期的结果

描述

关键词:ISE、5.1I、XST、移位、寄存器、综合、实现、仿真、结果

紧迫性:标准。

一般描述:
当我实现一个移位寄存器并在代码中使用下面的语句时,在综合后的仿真中不会产生预期的结果:

进程(CLK,RST,开始)
开始

如果上升沿(CLK),那么
如果RST=‘1’,那么

控制It & lt;=(其他=& gt;‘0’);

其他的
如果启动=“1”,那么

控制It & lt;=(0=& gt;‘1’,其它=&‘t’’);

其他的

控制It & lt;=对照(0)和“0”;

如果结束;
如果结束;
如果结束;

结束过程;

控制与控制;

XST不报告关于代码体系结构的任何警告或错误消息。怎么可能是错的?

解决方案

XST没有正确实现以下语法:

控制It & lt;=(0=& gt;‘1’,其它=&‘t’’);

要解决这个问题,请使用以下语句:

进程(CLK,RST,开始)
开始

如果上升沿(CLK),那么
如果RST=‘1’,那么

控制It & lt;=(其他=& gt;‘0’);

其他的
如果启动=“1”,那么

控制In(0)& lt;=“1”;
控件It(宽度1下降到1)& lt;=(其他=& gt;’0’);

其他的

控制It & lt;=对照(0)和“0”;

如果结束;
如果结束;
如果结束;

结束过程;

控制与控制;

请登录后发表评论

    没有回复内容