1.1i步幅-无效的BRAM和多区域组范围由ViTEX II PRO编写的“MPEHELPES:151”错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug

1.1i步幅-无效的BRAM和多区域组范围由ViTEX II PRO编写的“MPEHELPES:151”错误

描述

关键词:块RAM、乘法器、约束、5.1i

紧迫性:标准

一般描述:
STEP允许创建VARTEX-II PRO器件的非法BRAM和多区域组范围,这会导致以下映射错误:

“错误:MpHelpServer:在处理区域组范围时出错151。无法使用约束RAMB16X4Y13:RAMB16XXY9来创建LOC对象:RAMB16XXY9附加到区域组AGTXC。一个或多个范围包含语法错误或非法站点。请修改约束。

“错误:MpHelpServer:在处理区域组范围时出错151。无法使用约束区域Mult18x18xx4y13:Mult18x18xx7y9创建一个LOC对象:区域组AGTXC。一个或多个范围包含语法错误或非法站点。请修改约束。

解决方案

为了解决该问题,请确保该区域组不在处理器站点中启动或结束。

或者,您可以手动修改UCF,这样区域组范围不会在处理器站点中启动或结束。

例如
对于XC2VP7,以下的约束是不可接受的,因为处理器核心覆盖从X3Y2到X4Y6的BRAM和多个站点:

ReaB16-x4Y3:RaB1616x3Y6;

但是,如果修改如下,则不报告映射错误:

ReaB16x x4y7:RaB1616x3Y7;

请登录后发表评论

    没有回复内容